لینک کوتاه مطلب : https://hsgar.com/?p=3507

RISC-V اولین مشخصات جدید سال 2022 را اعلام کرد، اضافه شدن به 16 مورد تایید شده در سال 2021 | RISC-V International

ردیابی کارآمد، رابط باینری ناظر، رابط سفت‌افزار توسعه‌پذیر یکپارچه، و برنامه افزودنی Zmmul فقط چند برابری، طراحی سیستم جاسازی شده و بزرگ را تسریع می‌کنند.

شش مشخصات اضافی در حال حاضر در خط لوله با گسترش توسعه به برنامه های عمودی.

نورنبرگ، آلمان – 21 ژوئن 2022RISC-V International، پیشگام استانداردهای طراحی باز جهانی، اولین تاییدیه های چهار مشخصات و الحاقیه خود را در سال 2022 اعلام کرد – ردیابی کارآمد برای RISC-V (E-Trace)، RISC-V Supervisor Binary Interface (SBI)، RISC-V Unified Extensible Firmware Interface. مشخصات UEFI) و پسوند RISC-V Zmmul فقط چند برابری. این اخبار بر اساس شتاب سال 2021 است که در آن 16 مشخصات که بیش از 40 برنامه افزودنی را نشان می دهد تأیید شده است.

کالیستا ردموند، مدیر عامل RISC-V گفت: فرهنگ مشارکت و همکاری RISC-V همچنان به نتایج چشمگیر و استراتژیک منجر می شود. اعضای RISC-V رهبران عصر محاسبات باز هستند و ثابت می‌کنند که همکاری، نوآوری را از طریق سرمایه‌گذاری مشترک سرعت می‌بخشد و در عین حال فرصت‌های جهانی را افزایش می‌دهد.

مارک هیملشتاین، مدیر ارشد فناوری RISC-V گفت: «این مشخصات جدید طراحی سیستم جاسازی شده و بزرگ را سرعت می بخشد. او توضیح داد: «اشکال‌زدایی یکی از سخت‌ترین کارها روی یک تراشه است. “E-Trace برای RISC-V یک روش استاندارد برای ردیابی پردازنده ایجاد می کند که بسیار کارآمد است و به ویژه در طراحی سیستم جاسازی شده مفید است.”

  • E-Trace برای RISC-V یک رویکرد بسیار کارآمد برای ردیابی پردازنده تعریف می‌کند که از یک ردیابی شاخه استفاده می‌کند، ایده‌آل برای اشکال‌زدایی هر نوع برنامه‌ای از طرح‌های جاسازی شده کوچک گرفته تا رایانه‌های فوق‌العاده قدرتمند. E-Trace برای RISC-V مستندات سیگنال های بین هسته RISC-V و رمزگذار (یا درگاه ورودی)، یک الگوریتم ردیابی شاخه فشرده و یک قالب بسته برای کپسوله کردن اطلاعات ردیابی شاخه فشرده را مشخص می کند. توسعه و تصویب این مشخصات توسط Gajinder Panesar از Picocom و گروه وظیفه E-Trace RISC-V رهبری شد.

Himelstein افزود: “RISC-V SBI به توسعه دهندگان یک منبع حیاتی مشابه ارائه می دهد.” توانایی پورت کردن نرم‌افزار حالت سرپرست در تمامی پیاده‌سازی‌های RISC-V، که اساساً به توسعه‌دهندگان این امکان را می‌دهد که یک بار چیزی بنویسند و آن را در همه جا اعمال کنند.»

  • مشخصات RISC-V برای SBI یک لایه میان‌افزار بین پلتفرم سخت‌افزار و هسته سیستم‌عامل را با استفاده از یک رابط باینری برنامه در حالت سرپرست (S-mode یا VS-mode) معمار می‌کند. این انتزاع خدمات پلت فرم مشترک را در تمامی پیاده سازی های سیستم عامل RISC-V فعال می کند. بسیاری از اعضای RISC-V قبلاً مشخصات RISC-V SBI را در راه‌حل‌های RISC-V خود پیاده‌سازی کرده‌اند، بنابراین تأیید مشخصات یک رویکرد استاندارد در کل اکوسیستم RISC-V را تضمین می‌کند و از سازگاری اطمینان می‌دهد. توسعه و تصویب این مشخصات توسط آتیش پاترا از Rivos، با کار انجام شده در کمیته راهبری افقی پلت فرم انجام شد.

Himelstein گفت: «UEFI عنصر حیاتی هر سیستمی است، در برخی از برنامه‌ها، ممکن است جایگزین نرم‌افزار اصلی BIOS شود.»

  • پروتکل های RISC-V UEFI استانداردهای موجود UEFI را روی پلتفرم های RISC-V بیاورید. توسعه و تصویب این مشخصات توسط Sunil VL، Ventana Micro و Philipp Tomsich، VRULL GmbH، با کار در گروه کاری نرم‌افزار ممتاز انجام شد.

Himelstein توضیح داد: “برای بسیاری از برنامه های میکروکنترلر، عملیات تقسیم آنقدر نادر است که نمی تواند هزینه سخت افزار تقسیم کننده را توجیه کند.” افزونه RISC-V Zmmul به ویژه از هسته های نرم ساده FPGA بهره می برد.

  • RISC-V Zmmul Multiply Only پیاده‌سازی‌های کم‌هزینه‌ای را فعال می‌کند که به عملیات ضرب نیاز دارند اما به تقسیم نیاز ندارند و بخشی از مشخصات RISC-V Unprivileged است. توسعه و تصویب این تمدید توسط آلن باوم، با کار انجام شده در کمیته ISA غیرممتاز، رهبری شد.

RISC-V تاییدیه ها را در Embedded World در اینجا اعلام کرد، جایی که RISC-V تمرکز چندین گفتگو. RISC-V International همچنین تا 23 ژوئن میزبان غرفه ای از نوآوری های شرکت های عضو در سالن نمایشگاه است. شرکت کنندگان ویترین شامل فناوری آند; CAES، Cobham Gaisler; اوبونتو متعارف; کداسیپ; پخش کد; فناوری های هسته دیجیتال; فناوری‌های موج سبز; ایمپراس; گروه OpenHW; SiFive; Syntacore و سیستم های میکرو ونتانا.

درباره RISC-V International

RISC-V International خانه غیرانتفاعی استاندارد باز معماری مجموعه دستورالعمل RISC-V (ISA)، مشخصات مرتبط و جامعه ذینفعان است. بیش از 2800 عضو RISC-V در 70 کشور برای تعریف مشخصات باز RISC-V و همچنین تشکیل و مدیریت گروه های فنی، صنعتی، دامنه و منافع ویژه مرتبط مشارکت و همکاری می کنند. RISC-V یک رویکرد فنی مدولار را با یک مدل مجوز باز و بدون حق امتیاز ترکیب می‌کند – به این معنی که هر کسی، در هر مکانی می‌تواند از IP ارائه شده و تولید شده توسط RISC-V بهره‌مند شود. RISC-V جامعه را قادر می‌سازد تا سرمایه‌گذاری فنی را به اشتراک بگذارد، به آینده استراتژیک کمک کند، با سرعت بیشتری خلق کند، از آزادی طراحی بی‌سابقه برخوردار شود و هزینه نوآوری را به میزان قابل توجهی کاهش دهد. برای کسب اطلاعات بیشتر، مراجعه کنید www.riscv.org.

تحلیلگر و مخاطبین رسانه:

میشل کلارک

RISC-V International

michele@riscv.org

آلیسون دلئو

Racepoint Global برای RISC-V International

risc-v@racepointglobal.com

لینک منبع

ارسال یک پاسخ

آدرس ایمیل شما منتشر نخواهد شد.